33c3 Console Hacking 2016 [sottotitolato in Italiano]
Sommario:
IBM ha raggiunto una pietra miliare nella sua ricerca di un successore di chip di silicio.
La società ha annunciato domenica la sua ricerca sui semiconduttori basati su nanotubi di carbonio, o CNT, ha prodotto un nuovo metodo per posizionarli con precisione su wafer in grandi numeri. La tecnologia è vista come un modo per ridurre le dimensioni dei chip una volta che l'attuale tecnologia a base di silicio raggiunge il limite.
IBM ha detto che ha sviluppato un modo per posizionare oltre 10.000 transistor realizzati da CNT su un singolo chip, due grandezze superiori rispetto al passato possibile. Anche se ancora molto al di sotto della densità dei chip basati sul silicio commerciale, i modelli attuali nei computer desktop possono contenere oltre un miliardo di transistor, la società lo ha salutato come una svolta nel percorso verso l'utilizzo della tecnologia nell'elaborazione del mondo reale.
L'azienda fatto l'annuncio per contrassegnare la pubblicazione di un articolo che dettaglia la ricerca nella rivista Nature Nanotechnology.
I processori Intel più recenti sono costruiti usando transistor al silicio con tecnologia a 22 nanometri, e sono stati dimostrati più semplici chip di memoria flash NAND usando " Tecnologia 1X "da qualche parte sotto quella, ma la produzione moderna si sta avvicinando ai suoi limiti fisici. Intel ha previsto che produrrà chip utilizzando dimensioni nelle singole cifre entro il prossimo decennio.
Guidati dalla legge di Moore
La marcia verso transistor sempre più piccoli ha prodotto chip che consumano meno energia e possono funzionare più velocemente, ma possono anche essere realizzato a un costo inferiore, in quanto più può essere stipato su un singolo wafer. Il numero crescente di transistor su una data quantità di silicio era noto da Gordon Moore, co-fondatore di Intel, che prevedeva di raddoppiare costantemente nel tempo.
IBMAn Lo scienziato IBM mostra diverse soluzioni contenenti nanotubi di carbonio.Carbonio i nanotubi, molecole di carbonio a forma di tubo, possono anche essere usati come transistor nei circuiti e con dimensioni inferiori a 10 nanometri. Sono più piccoli e possono potenzialmente trasportare correnti più elevate rispetto al silicio, ma sono difficili da manipolare a grandi densità.
A differenza dei chip tradizionali, in cui i transistor al silicio sono incisi nei circuiti, fare chip usando CNT significa metterli su un wafer con precisione. I CNT a semiconduttore vengono anche mescolati con CNT metallici che possono produrre circuiti difettosi e devono essere separati prima di essere utilizzati.
IBM ha affermato che il suo ultimo metodo risolve entrambi i problemi. I ricercatori dell'azienda mescolano i CNT in soluzioni liquide che vengono poi utilizzate per immergere substrati appositamente preparati, con "trincee" chimiche a cui i CNT si legano nel corretto allineamento necessario per i circuiti elettrici. Il metodo elimina anche i CNT metallici non conduttori.
La società ha affermato che l'innovazione non porterà ancora ai nano-transistor commerciali, ma è un passo importante lungo la strada.
Prima che possano sfidare il silicio, tuttavia, essi deve anche passare una parte spesso trascurata della convenienza della legge di Moore. La sua legge si applica alla "complessità per i costi minimi delle componenti" o a ciò che i consumatori probabilmente vedranno sul mercato.
Intel punta sulla prossima generazione di chip
Intel farà luce sull'architettura Westmere di prossima generazione al Forum degli sviluppatori Intel di settembre.
Superfici chip Intel I3 di prossima generazione sul sito di vendita
Un rivenditore online sta acquisendo ordini per un nuovo processore Clarkdale prima del lancio ufficiale di Intel del
TSMC, braccio unito per lo sviluppo di chip mobili di prossima generazione
Partner di braccio e TSMC per progettare e progettare chip mobili a 28 nm e 9-nm scale