AMD progetta chip per server 16-core

Advanced Micro Devices sta progettando un chip server con un massimo di 16 core, quadruplicando il numero dei suoi attuali chip quad-core, la società ha detto Mercoledì.

Il nome in codice di Interlagos, il chip avrà tra 12 e 16 core, e sarà rilasciato nel 2011, ha detto la società in una stampa conferenza che era webcast. Interlagos sarà un'offerta di follow-up del codice a 12 core chiamato Magny-Cours che AMD prevede di rilasciare nel primo trimestre del 2010.

Aumentare il numero di core di chip è un modo per AMD di migliorare le prestazioni mentre si prova a ridurre la potenza assorbita dai processori. L'aggiunta di più core riduce anche le prestazioni dei server, il che può ridurre il numero totale di server nei data center. Ciò aiuta a ridurre l'acquisizione di hardware ei costi energetici, ha detto Pat Patla, vice presidente dell'unità di piattaforma server di AMD.

[Ulteriori letture: I migliori servizi di streaming TV]

I chip a 16 core potrebbero passare in server con da due a quattro socket, che potrebbe significare un massimo di 64 core per server. Il chip farà parte della serie di chip Opteron 6000, che secondo la società sarà probabilmente utilizzata nei server del data center.

I chip saranno più adatti ai server che gestiscono una varietà di applicazioni, incluse simulazioni e database - - Dean McCarron, principale analista di Mercury Research.

"Dato l'ambiente del consumatore e quei carichi di lavoro, ci vorrà un po 'prima che i 16 core diventino mainstream", ha detto McCarron.

AMD's Opteron i chip competono con i chip del server Xeon di Intel, ma Intel ha annunciato solo una versione 8-core dei suoi chip Xeon con un codice chip denominato Nehalem-EX, previsto per il rilascio nel 2010. Intel ha anche annunciato un chip Larrabee che ha "molti core", "ma è più per un ambiente di supercalcolo con applicazioni high-end come il rendering di grafica 3D.

Ma c'è molto di più per le prestazioni dei chip rispetto all'aggiunta di core, ha detto Patla di AMD. Il valore dei chip ruota attorno alla fornitura di prestazioni di calcolo bilanciate e alla riduzione dei costi di acquisizione di energia e hardware, ha detto.

AMD nei suoi chip futuri integrerà funzionalità avanzate di gestione dell'alimentazione e set di istruzioni a livello di chip per eseguire meglio le attività in ambienti virtualizzati. Gli utenti saranno in grado di controllare meglio il consumo energetico limitando manualmente la potenza assorbita dai core e arrestando i core inattivi. AMD sta anche migliorando i livelli dell'hypervisor per raddoppiare il numero di macchine virtuali che possono essere costruite su attuali chip di server basati su AMD.

Con i nuovi chip pianificati nel 2010 e 2011, AMD prevede anche di aggiungere più memoria e cache supporto nelle piattaforme server. Ma mancavano alcune caratteristiche ovvie, come il multithreading, che Intel ha già introdotto nei suoi chip. Il multithreading consente ai core di eseguire più thread e task contemporaneamente.

"Non stiamo abbassando le prestazioni", ha detto Patla. I miglioramenti del chip sono bilanciati e AMD vuole fornire valore senza esagerare sulle funzionalità, ha affermato. I miglioramenti sono stati progettati per allinearsi con le preoccupazioni prioritarie dei clienti aziendali sulla fragile economia e la necessità di quantificare il valore dei prodotti IT che intendono acquistare, ha detto.

AMD ha anche annunciato che avrebbe rilasciato un nuovo chip a 8 core nome in codice Valencia per i server di fascia bassa nel 2011. I chip faranno parte della serie di chip Opteron 4000 per uno o due server socket. I server saranno progettati per eseguire applicazioni dalla posta elettronica al Web hosting, ha detto Patla.

I nuovi chip saranno realizzati utilizzando il processo di produzione a 32 nanometri, che dovrebbe fornire una migliore efficienza energetica e prestazioni migliori rispetto agli attuali chip Opteron realizzati utilizzando il processo a 45 nm.

I progressi sono un passo avanti negli sforzi di AMD di incidere caratteristiche più complesse sulla superficie dei processori per gestire un numero maggiore di applicazioni.